專利名稱：嵌入式b型超聲診斷設(shè)備及其信號(hào)處理方法
技術(shù)領(lǐng)域：
本發(fā)明屬于醫(yī)療儀器，特別涉及一種嵌入式B型超聲診斷設(shè)備及其信號(hào)處理方 法，是一種內(nèi)含嵌入式操作系統(tǒng)的B型超聲診斷設(shè)備。
背景技術(shù)：
全數(shù)字B型超聲診斷儀具有無(wú)創(chuàng)傷、簡(jiǎn)便易行、相對(duì)價(jià)廉等優(yōu)勢(shì)，在臨床中越來(lái)越 得到廣泛的應(yīng)用。它將超聲波技術(shù)、微電子技術(shù)、計(jì)算機(jī)技術(shù)、機(jī)械設(shè)計(jì)與制造及生物醫(yī)學(xué) 工程等技術(shù)融合在一起。目前，公知的全數(shù)字B型超聲診斷儀由包括探頭、控制鍵盤、前級(jí) 控制器的前端信號(hào)采集部分和包括功能鍵盤、CPU、存儲(chǔ)器、顯示器的信號(hào)處理部分構(gòu)成。其 基本工作過(guò)程是首先在前端信號(hào)采集部分接收到用戶通過(guò)控制鍵盤發(fā)出的命令，然后前 級(jí)控制器根據(jù)命令控制探頭發(fā)射超聲波并接收回波信號(hào)，CPU分別進(jìn)行前期處理、后期處 理、合成圖像，最后顯示圖像。因此，由一個(gè)實(shí)時(shí)CPU時(shí)鐘控制的掃描、前期處理、后期處理， 包括DSC處理和平滑化的視頻圖像處理系統(tǒng)，同時(shí)顯示常規(guī)的內(nèi)容、標(biāo)注信息、各科室需要 的算法處理及顯示，圖像的存儲(chǔ)、回放，鍵盤等的控制也是由CPU完成的，由于CPU的負(fù)擔(dān)過(guò) 重，所以整個(gè)系統(tǒng)的實(shí)時(shí)性、可靠性和兼容性較差，在正常工作時(shí)會(huì)出現(xiàn)死機(jī)現(xiàn)象，傳統(tǒng)的B 超只能連接視頻打印機(jī)，價(jià)格一般在萬(wàn)元以上，普通用戶難以接受。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種嵌入式B型超聲診斷設(shè)備及其信號(hào)處理方法，該設(shè)備 采用多處理器協(xié)同工作提高了系統(tǒng)的實(shí)時(shí)性、可靠性和兼容性，在正常工作時(shí)不會(huì)出現(xiàn)死 機(jī)現(xiàn)象。為了實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案是
一種嵌入式B型超聲診斷設(shè)備，包括殼體和顯示器，在殼體中安裝有電源模塊、信號(hào)采 集和處理電路，所述電源模塊提供士80V、士60V、12V、士5V的電源；所述信號(hào)采集和處理電 路包括8路A/D轉(zhuǎn)換電路、FPGA芯片和ARM9芯片，F(xiàn)PGA芯片連接有動(dòng)態(tài)存儲(chǔ)器，所述8路 A/D轉(zhuǎn)換電路接收來(lái)自探頭的超聲波信號(hào)，所述8路A/D轉(zhuǎn)換電路的輸出連接至FPGA芯片 的數(shù)據(jù)輸入口，所述FPGA芯片的控制口與ARM9芯片的控制口連接，ARM9芯片的數(shù)據(jù)口連 接FPGA芯片的數(shù)據(jù)口，F(xiàn)PGA芯片連接顯示器。所述動(dòng)態(tài)存儲(chǔ)器包括用于圖像回放的SDRAM存儲(chǔ)器、用于數(shù)據(jù)運(yùn)算的SRAM存儲(chǔ)器 和用于存儲(chǔ)幀圖像的SRAM存儲(chǔ)器。所述FPGA芯片內(nèi)部順序連接設(shè)置有數(shù)據(jù)接收模塊、用于調(diào)節(jié)回波信號(hào)強(qiáng)度的可 變孔徑控制模塊、得到一線波束數(shù)據(jù)的聚焦延時(shí)疊加模塊、隔直降噪處理模塊、動(dòng)態(tài)濾波模 塊、包絡(luò)檢波模塊和對(duì)數(shù)壓縮模塊。所述FPGA芯片內(nèi)部還進(jìn)一步設(shè)置有時(shí)鐘管理模塊，所述時(shí)鐘管理模塊輸出的時(shí) 鐘有 20MHZ、40MHZ、50MHZ、80MHZ。一種嵌入式B型超聲診斷信號(hào)處理方法，包括有一個(gè)信號(hào)采集和處理電路，所述信號(hào)采集和處理電路包括8路A/D轉(zhuǎn)換電路、FPGA芯片和ARM9芯片，F(xiàn)PGA芯片連接有動(dòng) 態(tài)存儲(chǔ)器，所述8路A/D轉(zhuǎn)換電路接收來(lái)自探頭的超聲波信號(hào)，所述8路A/D轉(zhuǎn)換電路的 輸出連接至FPGA芯片的數(shù)據(jù)輸入口，所述FPGA芯片的控制口與ARM9芯片的控制口連接， ARM9芯片的數(shù)據(jù)口連接FPGA芯片的數(shù)據(jù)口，F(xiàn)PGA芯片連接顯示器，在FPGA芯片內(nèi)部順序 連接設(shè)置有數(shù)據(jù)接收模塊、可變孔徑控制模塊、聚焦延時(shí)疊加模塊、隔直降噪處理模塊、動(dòng) 態(tài)濾波模塊、包絡(luò)檢波模塊、對(duì)數(shù)壓縮模塊和時(shí)鐘管理模塊，所述時(shí)鐘管理模塊輸出的時(shí)鐘 有20MHZ、40MHZ、50MHZ、80MHZ ；所述的ARM9芯片植入LINUX操作系統(tǒng)，所述信號(hào)處理方法 包括的步驟有
a.數(shù)據(jù)接收模塊接收外部8路AD電路芯片提供的IObit數(shù)據(jù)，存為wire型，作為后級(jí) 的輸入；
b.可變孔徑控制模塊將接收的數(shù)據(jù)用高速乘法器，分別通過(guò)6bit數(shù)據(jù)對(duì)每通道數(shù)字 信號(hào)進(jìn)行實(shí)時(shí)動(dòng)態(tài)加權(quán)處理，實(shí)現(xiàn)每個(gè)通道的信號(hào)由關(guān)閉到打開(kāi)的控制，其信號(hào)強(qiáng)度分成 了 64個(gè)不同等級(jí)，以適應(yīng)近場(chǎng)、遠(yuǎn)場(chǎng)對(duì)各通道數(shù)據(jù)處理的不同要求；
c.聚焦延時(shí)疊加模塊通過(guò)高速加法器將前級(jí)數(shù)據(jù)查表累加得到一線波束數(shù)據(jù)；
d.隔直降噪處理模塊通過(guò)一個(gè)2-9MHz的FIR帶通濾波器對(duì)數(shù)據(jù)信號(hào)濾波；
e.動(dòng)態(tài)濾波模塊通過(guò)FIR帶通濾波器自動(dòng)配置參數(shù)對(duì)數(shù)據(jù)信號(hào)完成不同深度的不同 帶通頻率的濾波；
f.包絡(luò)檢波模塊通過(guò)3MHz32階FIR帶通濾波器對(duì)數(shù)據(jù)信號(hào)進(jìn)行包絡(luò)信號(hào)提?。?br> g.對(duì)數(shù)壓縮模塊完成對(duì)包絡(luò)數(shù)據(jù)的二次采樣、取絕對(duì)值和對(duì)數(shù)壓縮。所述自動(dòng)配置參數(shù)是在FPGA中設(shè)置的的表格中配置，所述表格是根據(jù)超聲波在 人體中傳播的衰減特性編制的。本發(fā)明的有益效果是
1.本發(fā)明采用多處理器協(xié)同工作，采用嵌入式操作系統(tǒng)，可以方便的開(kāi)發(fā)大量的應(yīng)用 軟件包，方便醫(yī)生的使用，可以大量的存儲(chǔ)凍結(jié)和回放圖像，方便醫(yī)院存檔、查詢；
2.本發(fā)明電路可以方便的與現(xiàn)有的存儲(chǔ)介質(zhì)如U盤、硬盤、光驅(qū)等接口電路連接，直接 連接普通的噴墨或激光打印機(jī)；
3.本發(fā)明電路模塊化，可伸縮性強(qiáng)、實(shí)時(shí)性能好，通信能力強(qiáng)大，界面豐富美觀，使得整 個(gè)B超系統(tǒng)性能更穩(wěn)定，在正常工作時(shí)不會(huì)出現(xiàn)死機(jī)現(xiàn)象。下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步詳細(xì)的描述。


圖1為本發(fā)明系統(tǒng)結(jié)構(gòu)圖2為本發(fā)明FPGA芯片中各模塊的關(guān)系圖； 圖3為本發(fā)明信號(hào)處理流程圖。
具體實(shí)施例方式實(shí)施例1
一種嵌入式B型超聲診斷設(shè)備實(shí)施例，參見(jiàn)圖1、圖2和圖3包括殼體，殼體上安裝有顯 示器，在殼體中安裝有電源模塊、信號(hào)采集和處理電路，所述電源模塊為整個(gè)診斷設(shè)備提供士 80V、士 60V、12V、士 5V的電源；所述信號(hào)采集和處理電路包括8路A/D轉(zhuǎn)換電路1、FPGA 芯片2和ARM9芯片3，F(xiàn)PGA芯片連接有動(dòng)態(tài)存儲(chǔ)器，所述8路A/D轉(zhuǎn)換電路接收來(lái)自探頭4 的超聲波信號(hào)，所述8路A/D轉(zhuǎn)換電路的輸出連接至FPGA芯片的數(shù)據(jù)輸入口，所述FPGA芯 片的控制口與ARM9芯片的控制口連接，ARM9芯片的數(shù)據(jù)口連接FPGA芯片的數(shù)據(jù)口，F(xiàn)PGA 芯片連接顯示器5。所述動(dòng)態(tài)存儲(chǔ)器包括用于圖像回放的SDRAM存儲(chǔ)器6、用于數(shù)據(jù)運(yùn)算的SRAM存儲(chǔ) 器7和用于存儲(chǔ)幀圖像的SRAM存儲(chǔ)器8。所述FPGA芯片內(nèi)部順序連接設(shè)置有數(shù)據(jù)接收模塊201、用于調(diào)節(jié)回波信號(hào)強(qiáng)度 的可變孔徑控制模塊202、得到一線波束數(shù)據(jù)的聚焦延時(shí)疊加模塊203、隔直降噪處理模塊 204、動(dòng)態(tài)濾波模塊205、包絡(luò)檢波模塊206和對(duì)數(shù)壓縮模塊207。所述FPGA芯片內(nèi)部還進(jìn)一步設(shè)置有時(shí)鐘管理模塊208，所述時(shí)鐘管理模塊輸出的 時(shí)鐘有20MHZ、40MHZ、50MHZ、80MHZ。其中20MHZ用于濾波，40MHZ用于接收外部8路AD電 路芯片提供的IObit數(shù)據(jù)，50MHZ用于超聲波的發(fā)射，80MHZ用于對(duì)圖像的處理。所述可變孔徑控制模塊中包括有7組獨(dú)立的高速乘法器，所述聚焦延時(shí)疊加模塊 中包括有7個(gè)獨(dú)立的高速加法器，所述隔直降噪處理模塊包括有2-9MHz的FIR帶通濾波 器，所述動(dòng)態(tài)濾波模塊包括有FIR帶通濾波器，所述包絡(luò)檢波模塊包括有3MHz32階FIR帶 通濾波器。實(shí)施例中ARM9采用的型號(hào)是三星公司的S3C2440，F(xiàn)PGA選用Xilinx公司斯巴達(dá) 系列的XC3S700A。實(shí)施例2:
一種嵌入式B型超聲診斷信號(hào)處理方法實(shí)施例，參見(jiàn)實(shí)施例1，所述處理方法包括有一 個(gè)信號(hào)采集和處理電路，所述信號(hào)采集和處理電路包括8路A/D轉(zhuǎn)換電路1、FPGA芯片2和 ARM9芯片3，F(xiàn)PGA芯片連接有動(dòng)態(tài)存儲(chǔ)器，所述8路A/D轉(zhuǎn)換電路接收來(lái)自探頭4的超聲 波信號(hào)，所述8路A/D轉(zhuǎn)換電路的輸出連接至FPGA芯片的數(shù)據(jù)輸入口，所述FPGA芯片的控 制口與ARM9芯片的控制口連接，ARM9芯片的數(shù)據(jù)口連接FPGA芯片的數(shù)據(jù)口，F(xiàn)PGA芯片連 接顯示器5，在FPGA芯片內(nèi)部順序連接設(shè)置有數(shù)據(jù)接收模塊201、可變孔徑控制模塊202、 聚焦延時(shí)疊加模塊203、隔直降噪處理模塊204、動(dòng)態(tài)濾波模塊205、包絡(luò)檢波模塊206、對(duì)數(shù) 壓縮模塊207和時(shí)鐘管理模塊208，所述時(shí)鐘管理模塊輸出的時(shí)鐘有20MHZ、40MHZ、50MHZ、 80MHZ ；所述的ARM9芯片植入LINUX操作系統(tǒng)，操作系統(tǒng)對(duì)信號(hào)處理方法包括的步驟有
a.數(shù)據(jù)接收模塊以40MHz的時(shí)鐘接收外部8路AD電路芯片提供的IObit數(shù)據(jù)，存為 wire型，作為后級(jí)的輸入；
b.可變孔徑控制模塊將接收的數(shù)據(jù)用7組獨(dú)立的高速乘法器，分別通過(guò)6bit(6位二進(jìn) 制數(shù))數(shù)據(jù)對(duì)每通道數(shù)字信號(hào)進(jìn)行實(shí)時(shí)動(dòng)態(tài)加權(quán)處理，從而達(dá)到每通道的數(shù)據(jù)從關(guān)閉到完 全打開(kāi)效果，6bit數(shù)據(jù)相當(dāng)于將信號(hào)強(qiáng)度分成了 64個(gè)不同等級(jí)，以適應(yīng)近場(chǎng)、遠(yuǎn)場(chǎng)對(duì)各通 道數(shù)據(jù)處理的不同要求，根據(jù)遠(yuǎn)場(chǎng)、近場(chǎng)、探頭類型等的不同參數(shù)并結(jié)合實(shí)際的顯示效果， 確定出每線的分段位置及數(shù)量，然后將數(shù)據(jù)制作成數(shù)據(jù)表；供計(jì)算時(shí)調(diào)用，本模塊的輸出數(shù) 據(jù)為lObit，寫入存儲(chǔ)器，所述的參數(shù)是存儲(chǔ)在寄存器中的根據(jù)不同探頭計(jì)算出的已知參數(shù) 表中的參數(shù)；
c.聚焦延時(shí)疊加模塊通過(guò)7個(gè)獨(dú)立的高速加法器將前級(jí)數(shù)據(jù)查表累加得到一線波束數(shù)據(jù)的步驟；本模塊使用了 7個(gè)獨(dú)立的高速加法器，以40MHz的時(shí)鐘對(duì)前級(jí)的數(shù)據(jù)進(jìn)行流 水累加，實(shí)現(xiàn)整根聲線數(shù)據(jù)的點(diǎn)點(diǎn)聚焦，延時(shí)的時(shí)間通過(guò)延時(shí)控制地址表獲得，延時(shí)控制地 址表根據(jù)探頭類型的不同而不同，每種探頭有一個(gè)獨(dú)立的表格(是已知表格)，為了節(jié)省空 間，要對(duì)地址數(shù)據(jù)進(jìn)行壓縮存儲(chǔ)，目前支持的探頭類型包括80振源3. 5M凸陣探頭、80振源 6. 5M腔內(nèi)探頭和80振源7. 5M線陣探頭；
d.隔直降噪處理模塊通過(guò)一個(gè)2-9MHz的FIR帶通濾波器對(duì)數(shù)據(jù)信號(hào)進(jìn)行濾波的步驟； 初步濾除干擾，得到相對(duì)干凈的信號(hào)；
e.動(dòng)態(tài)濾波模塊通過(guò)FIR帶通濾波器自動(dòng)配置參數(shù)對(duì)數(shù)據(jù)信號(hào)進(jìn)行濾波的步驟，所述 自動(dòng)配置參數(shù)是在FPGA中設(shè)置的表格中配置，所述表格是根據(jù)超聲波在人體中傳播的衰 減特性編制的表格存到存儲(chǔ)器中；
f.包絡(luò)檢波模塊通過(guò)3MHz32階FIR帶通濾波器對(duì)數(shù)據(jù)信號(hào)包絡(luò)信號(hào)提取的步驟；所 述濾波器增益為1，輸入輸出均為13bit數(shù)據(jù)；
g.對(duì)數(shù)壓縮模塊完成對(duì)包絡(luò)數(shù)據(jù)的二次采樣，取絕對(duì)值和對(duì)數(shù)壓縮的步驟。二次采樣 的采樣頻率根據(jù)探頭類型、放大倍數(shù)、探測(cè)深度等信息靈活確定，以便得到更清晰的圖像； 對(duì)數(shù)壓縮通過(guò)查表進(jìn)行，通過(guò)配置多個(gè)對(duì)數(shù)表，可以實(shí)現(xiàn)多種顯示效果，來(lái)滿足用戶的需 要。根據(jù)上述步驟，其數(shù)據(jù)流向如下采樣數(shù)據(jù)通過(guò)可變孔徑控制模塊對(duì)各通道數(shù)據(jù) 進(jìn)行計(jì)權(quán)，再通過(guò)聚焦延時(shí)疊加模塊對(duì)各通道數(shù)據(jù)進(jìn)行疊加，合成一路，完成波束形成；波 束形成數(shù)據(jù)通過(guò)隔直降噪處理模塊進(jìn)行2-9Mhz的帶通濾波，去掉直流，低頻和高頻干擾； 再通過(guò)動(dòng)態(tài)濾波模塊分段進(jìn)行噪聲的濾除，然后進(jìn)行包絡(luò)檢波；將包絡(luò)檢波后的數(shù)據(jù)進(jìn)行 取絕對(duì)值，二次采樣，對(duì)數(shù)壓縮，輸出的數(shù)據(jù)取8位即可送到后級(jí)進(jìn)行圖形圖像的進(jìn)一步處 理了 ；時(shí)鐘管理模塊為其他模塊提供同步時(shí)鐘。實(shí)施例中ARM9安裝嵌入式操作系統(tǒng)，完成輔助顯示內(nèi)容、標(biāo)注信息等的疊加，各 科室需要的算法處理及顯示，圖像的存儲(chǔ)、回放等控制。FPGA外掛幾個(gè)RAM芯片，用來(lái)存放 電影回放、測(cè)量計(jì)算和幀存儲(chǔ)。ARM9用來(lái)內(nèi)嵌操作系統(tǒng)，規(guī)劃視頻界面，F(xiàn)PGA解析前端處理 命令，并在內(nèi)部通過(guò)數(shù)字圖像處理技術(shù)，實(shí)現(xiàn)圖像插值、坐標(biāo)變換、幀相關(guān)、線相關(guān)等圖像處 理，ARM9與FPGA實(shí)時(shí)通信，監(jiān)督管理FPGA內(nèi)部的操作，同時(shí)ARM9實(shí)現(xiàn)部分按鍵的功能控 制。FPGA前級(jí)處理作用就是發(fā)射和接受超聲信號(hào)，并把最原始的回波信號(hào)在FPGA中 運(yùn)用復(fù)雜的數(shù)字信號(hào)處理算法，還原出原始圖像。整個(gè)系統(tǒng)的后級(jí)信號(hào)處理部分采用ARM9 系統(tǒng)與FPGA協(xié)同處理，ARM9內(nèi)部植入嵌入式操作系統(tǒng)，處理功能按鍵和FPGA后級(jí)處理的 通信，F(xiàn)PGA與ARM9顯示部分的接口采用ARM9的液晶接口，讀寫時(shí)序模仿液晶的讀寫操作 時(shí)序。這樣FPGA只負(fù)責(zé)后級(jí)圖像的處理，而系統(tǒng)的操作就轉(zhuǎn)交給ARM9內(nèi)部的嵌入式操作 系統(tǒng)來(lái)處理。另外，F(xiàn)PGA控制存放臨時(shí)數(shù)據(jù)如幀存儲(chǔ)或測(cè)量數(shù)據(jù)。最后通過(guò)FPGA和ARM9 一同把超聲圖像顯示到CRT顯示器上。
權(quán)利要求
嵌入式B型超聲診斷設(shè)備，包括殼體，殼體上安裝有顯示器，在殼體中安裝有電源模塊、信號(hào)采集和處理電路，所述電源模塊提供±80V、±60V、12V、±5V的電源；其特征在于，所述信號(hào)采集和處理電路包括8路A/D轉(zhuǎn)換電路、FPGA芯片和ARM9芯片，F(xiàn)PGA芯片連接有動(dòng)態(tài)存儲(chǔ)器，所述8路A/D轉(zhuǎn)換電路接收來(lái)自探頭的超聲波信號(hào)，所述8路A/D轉(zhuǎn)換電路的輸出連接至FPGA芯片的數(shù)據(jù)輸入口，所述FPGA芯片的控制口與ARM9芯片的控制口連接，ARM9芯片的數(shù)據(jù)口連接FPGA芯片的數(shù)據(jù)口，F(xiàn)PGA芯片連接顯示器。
2.根據(jù)權(quán)利要求1所述嵌入式B型超聲診斷設(shè)備，其特征在于，所述動(dòng)態(tài)存儲(chǔ)器包括用 于圖像回放的SDRAM存儲(chǔ)器、用于數(shù)據(jù)運(yùn)算的SRAM存儲(chǔ)器和用于存儲(chǔ)幀圖像的SRAM存儲(chǔ)ο
3.根據(jù)權(quán)利要求1所述嵌入式B型超聲診斷設(shè)備，其特征在于，所述FPGA芯片內(nèi)部順 序連接設(shè)置有數(shù)據(jù)接收模塊、用于調(diào)節(jié)回波信號(hào)強(qiáng)度的可變孔徑控制模塊、得到一線波束 數(shù)據(jù)的聚焦延時(shí)疊加模塊、隔直降噪處理模塊、動(dòng)態(tài)濾波模塊、包絡(luò)檢波模塊和對(duì)數(shù)壓縮模 塊。
4.根據(jù)權(quán)利要求1所述嵌入式B型超聲診斷設(shè)備，其特征在于，所述FPGA芯片內(nèi)部還 進(jìn)一步設(shè)置有時(shí)鐘管理模塊，所述時(shí)鐘管理模塊輸出的時(shí)鐘有20MHZ、40MHZ、50MHZ、80MHZ。
5.嵌入式B型超聲診斷信號(hào)處理方法，包括有一個(gè)信號(hào)采集和處理電路，其特征在于， 所述信號(hào)采集和處理電路包括8路A/D轉(zhuǎn)換電路、FPGA芯片和ARM9芯片，F(xiàn)PGA芯片連接有 動(dòng)態(tài)存儲(chǔ)器，所述8路A/D轉(zhuǎn)換電路接收來(lái)自探頭的超聲波信號(hào)，所述8路A/D轉(zhuǎn)換電路的 輸出連接至FPGA芯片的數(shù)據(jù)輸入口，所述FPGA芯片的控制口與ARM9芯片的控制口連接， ARM9芯片的數(shù)據(jù)口連接FPGA芯片的數(shù)據(jù)口，F(xiàn)PGA芯片連接顯示器，在FPGA芯片內(nèi)部順序 連接設(shè)置有數(shù)據(jù)接收模塊、可變孔徑控制模塊、聚焦延時(shí)疊加模塊、隔直降噪處理模塊、動(dòng) 態(tài)濾波模塊、包絡(luò)檢波模塊、對(duì)數(shù)壓縮模塊和時(shí)鐘管理模塊，所述時(shí)鐘管理模塊輸出的時(shí)鐘 有20MHZ、40MHZ、50MHZ、80MHZ ；所述的ARM9芯片植入LINUX操作系統(tǒng)，所述信號(hào)處理方法 包括的步驟有a.數(shù)據(jù)接收模塊接收外部8路AD電路芯片提供的IObit數(shù)據(jù)，存為wire型，作為后級(jí) 的輸入；b.可變孔徑控制模塊將接收的數(shù)據(jù)用高速乘法器，分別通過(guò)6bit數(shù)據(jù)對(duì)每通道數(shù)字 信號(hào)進(jìn)行實(shí)時(shí)動(dòng)態(tài)加權(quán)處理，實(shí)現(xiàn)每個(gè)通道的信號(hào)由關(guān)閉到打開(kāi)的控制，其信號(hào)強(qiáng)度分成 了 64個(gè)不同等級(jí)，以適應(yīng)近場(chǎng)、遠(yuǎn)場(chǎng)對(duì)各通道數(shù)據(jù)處理的不同要求；c.聚焦延時(shí)疊加模塊通過(guò)高速加法器將前級(jí)數(shù)據(jù)查表累加得到一線波束數(shù)據(jù)；d.隔直降噪處理模塊通過(guò)一個(gè)2-9MHz的FIR帶通濾波器對(duì)數(shù)據(jù)信號(hào)濾波；e.動(dòng)態(tài)濾波模塊通過(guò)FIR帶通濾波器自動(dòng)配置參數(shù)對(duì)數(shù)據(jù)信號(hào)完成不同深度的不同 帶通頻率的濾波；f.包絡(luò)檢波模塊通過(guò)3MHz32階FIR帶通濾波器對(duì)信號(hào)數(shù)據(jù)進(jìn)行包絡(luò)信號(hào)提??；g.對(duì)數(shù)壓縮模塊完成對(duì)包絡(luò)數(shù)據(jù)的二次采樣、取絕對(duì)值和對(duì)數(shù)壓縮。
6.根據(jù)權(quán)利要求5所述嵌入式B型超聲診斷信號(hào)處理方法，其特征在于，所述自動(dòng)配置 參數(shù)是在FPGA中設(shè)置的的表格中配置，所述表格是根據(jù)超聲波在人體中傳播的衰減特性 編制的。
全文摘要
本發(fā)明涉及一種嵌入式B型超聲診斷設(shè)備及其信號(hào)處理方法，包括殼體和顯示器，在殼體中安裝有電源模塊、信號(hào)采集和處理電路，所述電源模塊提供±80V、±60V、12V、±5V的電源；所述信號(hào)采集和處理電路包括8路A/D轉(zhuǎn)換電路、FPGA芯片和ARM9芯片，F(xiàn)PGA芯片連接有動(dòng)態(tài)存儲(chǔ)器，所述8路A/D轉(zhuǎn)換電路接收來(lái)自探頭的超聲波信號(hào)，所述8路A/D轉(zhuǎn)換電路的輸出連接至FPGA芯片的數(shù)據(jù)輸入口，所述FPGA芯片的控制口與ARM9芯片的控制口連接，ARM9芯片的數(shù)據(jù)口連接FPGA芯片的數(shù)據(jù)口，F(xiàn)PGA芯片連接顯示器；本發(fā)明的有益效果是采用多處理器協(xié)同工作，采用嵌入式操作系統(tǒng)，模塊化及可伸縮性、實(shí)時(shí)性能好，通信能力強(qiáng)大，界面豐富美觀，使得整個(gè)B超系統(tǒng)性能更穩(wěn)定，在正常工作時(shí)不會(huì)出現(xiàn)死機(jī)現(xiàn)象。
文檔編號(hào)A61B8/00GK101919714SQ20101025637
公開(kāi)日2010年12月22日 申請(qǐng)日期2010年8月18日 優(yōu)先權(quán)日2010年8月18日
發(fā)明者周東旭, 王蘭芳, 王國(guó)賓, 胡坤 申請(qǐng)人:秦皇島市康泰醫(yī)學(xué)系統(tǒng)有限公司